На семинаре присутствовали 20 специалистов.
В докладе А.И. Зайцева по теме семинара были рассмотрены варианты протокола когерентности для серверов с числом процессорных чипов «Эльбрус»/МЦСТ-ХR до 16, предъявляющего меньшие требования к пропускной способности внешних связей и позволяющего в полной мере воспользоваться результатами локализации ресурсов процессора. Сформулированы предложения по реализации аппаратной поддержки для уменьшения числа обращений к удаленной памяти. Обозначены отличия в работе с памятью при использовании микропроцессоров с архитектурой «Эльбрус» и МЦСТ-4R. Рассмотрено расширение аппаратной поддержки когерентности в расчете на кластерную систему с 64 процессорным чипами.
Семинар признал целесообразным использование представленных результатов при разработке многопроцессорных систем.