Вы здесь

Уменьшения энергопотребления на чипе и особенности процесса разработки на нормах 65 нм и ниже

На семинаре присутствовали 34 специалиста.

Сообщения специалистов компании Cadence Анатолия Иванова, Антона Боровича и Михаила Алексеева были посвящены проблемам проектирования современных низкопотребляющих СБИС и особенностям процесса разработки на нормах 65 нм и ниже.

Докладчики обозначили и классифицировали основные из используемых в настоящее время методик и способов снижения энергопотребления, а также указали необходимые условия их использования.

В рамках семинара была дана характеристика технологического процесса производства 65 нм, его преимущества и недостатки, обоснована необходимость использования маршрута проектирования низкопотребляющих СБИС при этих технологических нормах.

На семинаре было представлено сервисное подразделение компании Cadence, занимающееся сопровождением проектов и методологической поддержкой заказчиков.