Вы здесь

Ячейка ММР

Ячейка ММР осуществляет обмен информацией между оперативной памятью устройства УВ 3М1 в режиме прямого доступа в память по системной шине SBus и каналом обмена, соответствующим стандарту «Интерфейс магистральный последовательный системы электронных модулей» (ГОСТ 26765.52-87).

Информация
Характеристики
Состав
ПО

Ячейка ММР осуществляет обмен информацией между оперативной памятью устройства (ОП) УВ 3М1 в режиме прямого доступа в память (ПДП) по системной шине SBus и каналом обмена, соответствующим стандарту «Интерфейс магистральный последовательный системы электронных модулей» (ГОСТ 26765.52-87).

ПараметрЗначение
Интерфейс SBus, «Манчестер»
Дальность связи, м до 3
Средняя наработка на отказ, ч, не менее 9000
Группа исполнения зависит от ВК
Потребляемая мощность, Вт 6
Диапазон рабочих температур внешних условий применения, °С –40…+70
Год начала производства 2005

Структура ячейки ММР

Структура ячейки ММР 

  • ПЛИС КМКС – контроллер мультиплексного канала с контроллером SBus.
  • ГЕН – генератор тактовой частоты 24 МГц.
  • ПМ/ПД – приёмопередатчик – БИС ВА996А1.
  • ТР – трансформатор ТИЛ5В.
  • ЛПИ – линия передачи информации КВСФ-75.

Контроллер мультиплексного канала с контроллером КМКС включает в себя:

  • модуль КСБМ, обеспечивающего обмен информацией между оперативной памятью устройства УВ 3М1 и буферной ОП КМКС в режиме ПДП по шине SBus;
  • буферную оперативную память (БОЗУ);
  • модуль контроллера манчестерского кода (КМК), выполняющего функции «контроллера», «оконечного устройства» или «монитора» в соответствии с ГОСТ 26765.52-87;
  • постоянное запоминающее устройство (ПЗУ), для хранения системной информации об ячейке ММР.

Модуль КСБМ состоит из трёх основных узлов:

1) Контроллер системной шины, который обеспечивает режимы «задатчик» и «исполнитель» в соответствии с протоколом шины SBus для обмена информацией между ОП устройства УВ 3М1 и БОЗУ ПЛИС КМКС в режиме ПДП, для чтения системной информации из ПЗУ, для записи и чтения информации в/из программно доступных регистров.

2) Модуль управления ПДП ПЛИС КМКС (УПДМ), который обеспечивает обмен информацией между модулем КМК и соответствующими буферами в памяти ПЛИС КМКС и формирует запросы для БОЗУ на обмен с буферами программы пользователя через системную шину.

3) Блок программно доступных регистров (РОБ).

В буферной оперативной памяти (БОЗУ) реализованы следующие режимы работы по системной шине:

  • исполнитель – запись/чтение;
  • задатчик – запись/чтение.

Модуль управления прямым доступом к БОЗУ (УПДМ) обеспечивает:

  1. Обмены КМК с соответствующим буфером БОЗУ по запросу из КМК; при этом обеспечивается считывание, модификация и запись управляющей информации буфера.
  2. Инициализацию запросов в БОЗУ для обращения к SBus шине при исчерпании или наполнении очередного полубуфера, с которым производится обмен.
  3. Инициализацию запросов в БОЗУ для обращения к SBus шине при подкачке информации в буфер команд КМК и откачке результатов выполнения команд.

Постоянное запоминающее устройство ПЗУ доступно только по чтению и содержит информацию, которая используется операционной системой УВС для определения типа ячейки, занимающей некоторый слот системной шины, и подключения к ней соответствующего драйвера. ПЗУ инициализируется информацией из специального файла при программировании ПЛИС КМКС

Режимы работы ячейки ММР:

  • режим «контроллер»;
  • режим «оконечное устройство»;
  • режим «монитор».

Контроллер манчестерского кода КМК состоит из следующих основных узлов:

  1. Кодер. Преобразует параллельный код информации в последовательный биполярный код. Сигналы последовательного биполярного кода имеют уровень «ТТЛ» и поступают в приёмопередатчик ВА996А1 для преобразования сигналов уровня «ТТЛ» в сигналы уровня определённого ГОСТ 26765.52-87, а затем через развязывающий трансформатор передаются в ЛПИ.
  2. Декодер. КМК имеет два декодера, по одному на каждый канал. На приёме информация из ЛПИ через развязывающий трансформатор поступает в приёмопередатчик ВА996А1 для преобразования сигналов уровня определённого ГОСТ 26765.52-87 в сигналы уровня «ТТЛ». Сигналы последовательного биполярного кода уровня «ТТЛ» поступают на вход соответствующего декодера и преобразуются в параллельный код, при этом производится анализ входных сигналов в соответствии с ГОСТ 26765.52-87.
  3. Блок управления предназначен для работы с соответствующими буферами для приёма или передачи информации, а также для работы с буфером команд и статистики.

Поддерживаются драйвера для платформы «Эльбрус».