

*Московский Физико-Технический Институт
(государственный университет)*

**Разработка генератора псевдослучайных
тестов для верификации подсистемы
RDMA в СНК МЦСТ-4R**

Магистерская диссертация
студента 415 группы ФРТК
Фролова Павла Викторовича

Научный руководитель: Гурин Константин Львович


*Москва
2010*

Постановка задачи


Была поставлена задача разработать генератор псевдослучайных тестов с целью верификации совместной работы подсистем памяти и RDMA для следующих конфигураций системы:

- один кластер из четырех СнК, две из которых соединены RDMA-каналом
- два кластера из двух СнК каждый, соединенных RDMA-каналом
- два кластера из четырех СнК каждый, соединенных RDMA-каналом


Один кластер из четырех СНК, две из которых соединены RDMA-каналом



Два кластера из двух СНК каждый, соединенных RDMA-каналом



Два кластера из четырех СНК каждый, соединенных RDMA-каналом



Требования

- Генерация самопроверяющихся тестов
- Тестирование механизма когерентности при работе с компонентами подсистемы памяти
- Тестирование работы подсистемы памяти во всем доступном диапазоне физических адресов
- Тестирование устройства управления памятью для операций ввода-вывода (IOMMU)
- Приемлемое время генерации теста
- Возможность изменения конфигурации тестируемой системы

Этапы исполнения теста

- Загрузка системы
- Инициализация данных, предназначенных для RDMA-обмена
- Запуск RDMA-обмена, ожидание его окончания
- Сравнение данных, проверка корректности исполнения теста

Основная проблема

Тестирование механизма обеспечения когерентности памяти в системе подразумевает совместное использование памяти следующими устройствами:

- ядрами микропроцессоров,
- ЮСС-контроллером в режиме RDMA.

Для осуществления самопроверки в тесте (сравнения данных) необходимо соблюдение детерминированного порядка обращений в память при исполнении теста.

Возникает необходимость вставок в тест процедур синхронизации, вызов которых сопряжен с накладными расходами, замедляющими исполнение теста и меняющими характер работы с памятью.

Введение точек синхронизации

- Загрузка системы
- Инициализация данных, предназначенных для RDMA-обмена
- **Точка синхронизации ядер микропроцессоров и кластеров**
- Запуск RDMA-обмена, ожидание его окончания
- **Точка синхронизации ядер микропроцессоров и ЮСС-контроллера в режиме RDMA**
- Сравнение данных, проверка корректности исполнения теста

Генерация инструкций обращения в память на этапе инициализации данных

При инициализации данных используется принцип False Sharing (принцип ложного разделения): инициализируемая область памяти разбивается на непересекающиеся сегменты, размеры которых меньше размера блока кэша.

Генерация инструкций обращения в память:

- в сегмент пишет только одно ядро, оно же читает из него с используемым результатом;
- остальные ядра обращаются в него по чтению с неиспользуемым результатом.

Этот подход обеспечивает

- случайное распределение данных по кэшам на момент начала RDMA-обмена
- детерменированность теста без затрат на синхронизацию

Генерация инструкций обращения в память на этапе RDMA-обмена

В буфер приемника генерируются обращения из ядер по чтению с неиспользуемым результатом.


В буфер передатчика генерируются обращения из ядер по чтению с используемым результатом и немодифицирующей записи (запись значения, уже содержащегося в данной ячейке памяти).

Этот подход обеспечивает тестирования механизма когерентности кэшей на фоне RDMA-обмена.

Организация RDMA-обмена в двухкластерной системе


В случае системы из двух кластеров RDMA-обмен состоит из двух фаз: данные передаются на другой кластер, после чего передаются обратно.

Данные инициализируются и сличаются на одном кластере.



Это позволяет генерировать тест только для одного кластера, что ведет к уменьшению времени генерации теста.

Механизм генерации теста



—————→
Запросы за инструкциями

.....→
Запросы за инструкциями
предкомпилированных функций

—————→
Поток инструкций

- - - - -→
Случайные инструкции

.....→
Предкомпилированные инструкции

—————↔
Поток данных

—————↔
Служебные запросы генератора:
проверка занятости адреса,
проверка режимов доступа, и тд

Тестирование работы подсистемы памяти во всем доступном диапазоне физических адресов

Генератор случайным образом определяет:

- диапазоны физических адресов блоков памяти каждой СнК
- физические адреса секций предкомпилированного кода
- физические адреса и размеры буферов RDMA-обмена
- виртуальные адреса буферов, транслируемые в физические посредством IOMMU

Псевдослучайные параметры теста

Генератор случайным образом определяет:

- разбиение буферов данных на сегменты и режимы доступа ядер к ним
- поток инструкций в тесте на этапах инициализации буферов данных и RDMA-обмена
- порядок, размер и адреса обращений ядер в память
- параметры RDMA-обмена

Результаты работы

Разработан и тестируется генератор псевдослучайных тестов для верификации

- ✓ подсистемы RDMA в СнК МЦСТ-4R
- ✓ механизма когерентности памяти системы
- ✓ устройства управления памятью для операций ввода-вывода (IOMMU)

Спасибо за внимание