|
СЕМЕЙСТВО МИКРОПРОЦЕССОРОВ «МЦСТ-R»
Семейство «МЦСТ-R» – первая российская разработка современных универсальных микропроцессоров. Микропроцессоры используют архитектуру SPARC (Scalable Processor ARCitecture) версии V8. В серийном производстве освоены микропроцессоры «МЦСТ-R150» и «МЦСТ-R500». Процессоры семейства «МЦСТ-R» основаны на RISC-архитектуре, с одним конвейером команд. Для связи процессоров друг с другом, с модулями памяти и устройствами ввода/вывода в архитектуре SPARC предусмотрена шина МBus – высокоскоростная шина, обеспечивающая когерентность кэш-памяти процессоров в многопроцессорных структурах. Интерфейс MBus поддерживают все процессоры семейства «МЦСТ-R». Микропроцессоры имеют схожую структуру. Наиболее существенные отличия микропроцессора «МЦСТ-R500» от «МЦС-R150» – это увеличение более чем в три раза тактовой частоты, вдвое – внутренней кэш-памяти (IC и DC)и в четыре раза – внешней L2$. Кроме того, удвоена пропускная способность шины МBus, а также шины связи с L2$. Имеются и другие отличия, повышающие эффективность микропроцессора «МЦСТ-R500»
Универсальные российские микропроцессоры с RISC-архитектуройСтруктура микропроцессоров семейства «МЦСТ-R»
IB – (Instruction Buffer) буфер команд; I$ – (Instruction Cache) кэш команд; CU – (Control Unit) устройство управления; IRF – (Integer Register File) регистровый файл целочисленных данных; FRF – (Floating Point Register File) регистровый файл данных с плавающей точкой; IU – (Integer Unit) арифметико-логическое устройство целых; FPU – (Floating Point Unit) арифметическое устройство с плавающей точкой; MMU – (Memory Management Unit) устройство управления памятью; TLB – (Table Lookaside Buffer) буферная память таблицы страниц; L1D$ – (Data Cache) кэш данных первого уровня; L2$ – (Data Cache) кэш второго уровня; L2$ controller – контроллер кэша 2-го уровня; JTAG интерфейс – предназначен для целей начальной отладки. Микропроцессорные модули
Микропроцессоры в вычислительных комплексах могут устанавливаться как непосредственно на поверхность материнских плат, так и размещаться в мезонинных микропроцессорных модулях; это обеспечивает гибкость при построении многопроцессорных вычислительных комплексов. Двухпроцессорный мезонинный модуль на основе «МЦСТ-R500»
| | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
