Вы здесь

Ячейка МСР-1

Ячейка МСР-1 – сменная MBus-ячейка, на которой установлены преобразователи напряжения «5,0В → 3,3В», «5,0В → 2,5В», «3,3В → 1В», два процессора МЦСТ R500 (две интегральных микросхемы 1891ВМ2) и по три микросхемы на каждый процессор для реализации кэш-памяти второго уровня и памяти тэгов.

Информация
Характеристики
ПО

Структура ячейки МСР-1

Структура ячейки МСР-1

Микропроцессор МЦСТ R500 (1891ВМ2) – основной узел ячейки. Выполнен на основе архитектуры с сокращённым набором команд – RISC. Отвечает за выполнение арифметических, логических операций и операций управления в машинных кодах. В микропроцессор встроен кэш-контроллер второго уровня, который выполняет следующие функции:

  • управляет внешней кэш-памятью данных объёмом 4 Мбайт и внешней памятью тэгов;
  • включает контроллер для копирования и заполнения блоков при размере блока равном КЭШ-строке;
  • поддерживает многопроцессорную работу, обеспечивая КЭШ-когерентность (согласованность копий данных).

Кэш-память одного процессора реализована на двух микросхемах типа K7A163600A-QC25 фирмыSamsung ёмкостью 2 Мбайт каждая, ещё одна микросхема этого же типа используется для реализации памяти тэгов (384 Кбайт) микропроцессора.

Высокочастотный разъём MBus обеспечивает соединение с модулем МВ/С для совместной работы с ещё одной такой же ячейкой или с модулем MV/C для совместной работы с двумя микропроцессорами 1891ВМ2 модуля.

 

ПараметрЗначение
Микропроцессор 2 × МЦСТ R500
Тактовая частота процессора, МГц. 500
Кэш команд процессора, Кбайт 16
Кэш данных процессора, Кбайт 32
Кэш второго уровня процессора, Мбайт 4
Интерфейс шина MBus
Средняя наработка на отказ ВК, ч, не менее 9000
Группа исполнения зависит от ВК
Потребляемая мощность, Вт 6
Диапазон рабочих температур внешних условий применения, °С –40…+70
Год начала производства 2005

Поддерживается стандартный комплект программного обеспечения для платформы SPARC.